当前位置:首页专利查询上海先进半导体制造股份有限公司专利正文

　　本发明专利技术提供了一种JFET晶体管及其形成方法，所述JFET晶体管包括：半导体衬底；第一掺杂类型的外延层，覆盖所述半导体衬底的表面；第二掺杂类型的栅极注入区，位于所述外延层中，所述第二掺杂类型与第一掺杂类型相反；第一掺杂类型的源极引出区和漏极引出区，分别位于所述栅极注入区两侧的外延层中；第一掺杂类型的埋层，位于所述漏极引出区下方的半导体衬底内。本发明专利技术有利于降低漂移区扩展电阻，增大饱和电流。

　　在B⑶工艺中，集成的结型场效应(JFET)晶体管是非常重要的一类器件，其漏极可以直接连接到经过整流滤波转换的电网电源上，在高压芯片(HVIC)产品中可用于构成通用的启动(start-up)电路或恒流源模块，对于电源小型化有着非常重要的意义。现有技术中常规的JFET晶体管中，由于高击穿耐压的要求，漏极一端通常都会有较长的低浓度的漂移区结构，但是低浓度的漂移区结构在导通时漂移区的电阻较大，饱和电流难以提高。

　　本专利技术要解决的技术问题是提供一种JFET晶体管及其形成方法，以降低漂移区扩展电阻，增大饱和电流。为解决上述技术问题，本专利技术提供了一种JFET晶体管，包括半导体衬底；第一掺杂类型的外延层，覆盖所述半导体衬底的表面；第二掺杂类型的栅极注入区，位于所述外延层中，所述第二掺杂类型与第一掺杂类型相反；第一掺杂类型的源极引出区和漏极引出区，分别位于所述栅极注入区两侧的外延层中；第一掺杂类型的埋层，位于所述漏极引出区下方的半导体衬底内。 可选地，所述JFET晶体管还包括第一掺杂类型的漏极拾取区，位于所述外延层中，包围所述漏极引出区并延伸至与所述埋层相接。可选地，所述JFET晶体管还包括第二掺杂类型的顶层掺杂区，位于所述栅极注入区与所述源极引出区和/或漏极引出区之间的外延层中。可选地，所述JFET晶体管还包括第二掺杂类型的栅极弓丨出区，位于所述栅极注入区内。本专利技术还提供了一种JFET晶体管的形成方法，包括提供半导体衬底；对所述半导体衬底进行离子注入，以在其中形成第一掺杂类型的埋层；在所述半导体衬底的表面上形成第一掺杂类型的外延层；对所述外延层进行离子注入，以在其中形成第二掺杂类型的栅极注入区，所述第二掺杂类型与第一掺杂类型相反；对所述栅极注入区两侧的外延层进行离子注入，以分别形成第一掺杂类型的源极引出区和漏极引出区，其中漏极引出区位于所述埋层上方的外延层中。可选地，在形成所述外延层之后，所述形成方法还包括对所述埋层上方的外延层进行离子注入，以在其中形成第一掺杂类型的漏极拾取区，所述漏极拾取区包围所述漏极引出区并延伸至与所述埋层相接。可选地，对所述半导体衬底进行离子注入，以在其中形成第一掺杂类型的埋层包括对所述半导体衬底进行第一离子注入；对所述半导体衬底进行第二离子注入，其中，第二离子注入所注入离子的原子序数小于第一离子注入所注入离子的原子序数，第二离子注入的剂量小于第一离子注入的剂量。可选地，所述第一离子注入中所注入的离子为锑离子，剂量为5E14 5E15/cm2，所述第二离子注入中所注入的离子为磷离子，剂量为5E12 5E13/cm2。可选地，所述形成方法还包括对所述外延层进行离子注入，以在所述栅极注入区与所述源极引出区和/或漏极引出区之间的外延层中形成第二掺杂类型的顶层掺杂区。可选地，所述形成方法还包括对所述栅极注入区进行离子注入，以在其中形成第二掺杂类型的栅极引出区。与现有技术相比，本专利技术具有以下优点本专利技术实施例的JFET晶体管结构及其形成方法中，漏极引出区下方的半导体衬底中形成有埋层，该埋层的掺杂类型与漏极引出区的掺杂类型相同，从而优化了导通时的电流路径，有效地减小了导通状态时的漂移区扩展电阻，增大了漂移区电流密度。进一步地，本专利技术实施例的JFET晶体管中还包括漏极拾取区，包围漏极引出区并延伸至与埋层相接，能够进一步优化电流路径，降低导通时的漂移区扩展电阻，增大漂移区电流密度。附图说明图1是本专利技术实施例的JFET晶体管的形成方法的流程示意图；图2至图7是本专利技术实施例的JFET晶体管的形成方法中各步骤的剖面结构示意图。具体实施例方式现有技术的JFET晶体管为了提高击穿耐压，漏极一端通常具有较长的低浓度的漂移区结构，该结构在导通时电阻较大，使得饱和电流难以提高。本专利技术实施例的JFET晶体管结构及其形成方法中，漏极引出区下方的半导体衬底中形成有埋层，该埋层的掺杂类型与漏极引出区的掺杂类型相同，从而优化了导通时的电流路径，有效地减小了导通状态时的漂移区扩展电阻，增大了漂移区电流密度。进一步地，本专利技术实施例的JFET晶体管中还包括漏极拾取区，包围漏极引出区并延伸至与埋层相接，能够进一步优化电流路径，降低导通时的漂移区扩展电阻，增大漂移区电流密度。下面结合具体实施例和附图对本专利技术作进一步说明，但不应以此限制本专利技术的保护范围。图1示出了本专利技术实施例的JFET晶体管的形成方法的流程示意图，包括步骤Sl 1，提供半导体衬底；步骤S12，对所述半导体衬底进行离子注入，以在其中形成第一掺杂类型的埋层；步骤S13，在所述半导体衬底的表面上形成第一掺杂类型的外延层；步骤S14，对所述外延层进行离子注入，以在其中形成第二掺杂类型的栅极注入区，所述第二掺杂类型与第一掺杂类型相反；步骤S15，对所述栅极注入区两侧的外延层进行离子注入，以分别形成第一掺杂类型的源极引出区和漏极引出区，其中漏极引出区位于所述埋层上方的外延层中。图2至图7示出了本实施例的JFET晶体管的形成方法的各步骤的剖面结构示意图，下面结合图1和图2至图7对本实施例进行详细说明。结合图1和图2，执行步骤S11，提供半导体衬底10 ；执行步骤S12，对半导体衬底 10进行离子注入，以在其中形成第一掺杂类型的埋层11。其中，半导体衬底10可以是硅衬底、锗硅衬底、III-V族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底，本实施例中采用的是硅衬底。更具体地，本实施例中，第一掺杂类型具体为P型的硅衬底，即半导体衬底10中具有P型的掺杂离子，如硼离子、铟离子等。埋层11的形成方法可以包括光刻、离子注入等，本实施例中，第一掺杂类型具体为N型，注入的离子可以是磷(P)离子、砷(As)离子等。作为一个优选的实施例，埋层11的形成过程包括两步离子注入，分别是第一离子注入和第二离子注入，其中第二离子注入中所注入的离子的原子序数小于第一离子注入中所注入的离子的原子序数，第二离子注入的剂量小于第一离子注入的剂量。更具体地，第一离子注入中所注入的离子可以是锑(Sb)离子，剂量为5E14 5E15/cm2，第二离子注入中所注入的离子为磷(P)离子，剂量为5E12 5E13/cm2。在两步离子注入之后，可以对半导体衬底10进行退火推进，优选的温度为1200°C。经过退火推进之后，注入的磷离子形成的具有淡的浓度阶梯的埋层11通过扩散会包围锑离子掺杂的区域，从而增大了埋层11的边界与半导体衬底10的PN结曲率半径， 有利于增大埋层11与半导体衬底10之间的击穿电压，本实施例中具体可以获得700V以上的击穿电压。结合图1和图3，执行步骤S13，在半导体衬底10的表面上形成第一掺杂类型的外延层12。外延层12的形成方法可以是外延生长，本实施例中其掺杂类型为N型，即在外延生长的过程中引入N型离子。在形成外延层12的过程中，埋层11会发生扩散，会有一部分扩散至外延层12中。之后参考图4，形成外延层12之后，对埋层11上方的外延层12进行离子注入，以在埋层12中形成第一掺杂类型的漏极拾取区13，漏极拾取区13延伸至与埋层11相接。具体的，漏极拾取区13的形成过程可以包括光刻、离子注入等步骤

　　１．一种ＪＦＥＴ晶体管，包括：半导体衬底；第一掺杂类型的外延层，覆盖所述半导体衬底的表面；第二掺杂类型的栅极注入区，位于所述外延层中，所述第二掺杂类型与第一掺杂类型相反；第一掺杂类型的源极引出区和漏极引出区，分别位于所述栅极注入区两侧的外延层中；其特征在于，还包括：第一掺杂类型的埋层，位于所述漏极引出区下方的半导体衬底内。