本发明公开了一种纳米环栅MOSFET晶体管及其制备方法。该方法依次包括如下步骤：在衬底上生长隔离层，背栅介质层及隔离层，光刻该介质层之上的隔离层，得到背栅电极的图形，淀积牺牲侧壁介质层，致密，于该层光刻100纳米以内、半圆形截面的线条，淀积无定形硅介质层，并金属诱导为多晶硅晶化介质层，得到沟道区介质层，光刻该介质层，得到沟道区，生长隔离层，淀积多晶硅栅介质层，再以该栅介质层为掩膜离子注入，光刻背栅介质层得到背栅的预刻孔，在多晶硅栅介质层上，淀积钝化层，光刻得到接触孔，溅铝。该方法将硅基nanowire场效应器件与传统“scaling down”加工方法相兼容，工艺简单，易于控制，所得晶体管具有高驱动能力，易于工艺实现，有望在未来的纳米集成电路中得到应用。

　　4)在所述刻有背栅电极图形的隔离层之上，淀积一层牺牲侧壁介质层，并致密；

　　5)在所述牺牲侧壁介质层上光刻0.4-1.0微米的线纳米，并使所述光刻线)得到的光刻线条，使所述光刻线条的截面为半圆形，尺寸减小到100纳米以内；

　　8)在所述步骤7)所得刻有光刻线条的牺牲侧壁介质层之上，淀积无定形硅介质层，并使所述无定形硅介质层转变为金属诱导多晶硅晶化介质层，得到所述纳米环栅MOSFET晶体管沟道区的介质层；

　　9)光刻所述步骤8)所得金属诱导多晶硅晶化介质层，得到所述纳米环栅MOSFET晶体管的沟道区；

　　10)在所述步骤9)所得含有沟道区的金属诱导多晶硅晶化介质层之上，生长一层二氧化硅作为隔离层，并淀积一层多晶硅栅介质层；

　　13)在所述多晶硅栅介质层之上，依次淀积二氧化硅作为钝化层，光刻所述二氧化硅层得到接触孔，溅铝，得到所述纳米环栅MOSFET晶体管。

　　2、根据权利要求1所述制备方法，其特征在于：所述步骤1)中，所述半导体衬底选自Si、Ge、SiGe或GaAs，或II-VI、III-V或IV-IV族的二元和三元化合物半导体中的任意一种或其任意组合的混合物；所述半导体衬底之上的隔离层为二氧化硅。

　　3、根据权利要求1或2所述制备方法，其特征在于：所述步骤2)中，背栅介质层为多晶硅，厚度为4-5nm；所述背栅介质层之上的隔离层为氮化硅。

　　4、根据权利要求1或2所述制备方法，其特征在于：所述步骤4)中，牺牲侧壁介质层为二氧化硅，所述致密温度为900℃，致密时间为30分钟，所述牺牲侧壁介质层的厚度为300nm；所述淀积方法为低压汽相淀积方法。

　　5、根据权利要求1或2所述制备方法，其特征在于：所述步骤6)中，采用带光刻胶进行电浆预处理的方法，将所述步骤5)所得光刻线)中，刻蚀步骤所用刻蚀液为氢氟酸∶水的体积比为1∶50的氢氟酸水溶液。

　　6、根据权利要求1或2所述制备方法，其特征在于：所述步骤8)中，采用金属诱导多晶硅晶化工艺，将所述无定形硅介质层转变为金属诱导多晶硅晶化介质层；所述淀积方法为低压汽相淀积方法。

　　7、根据权利要求1或2所述制备方法，其特征在于：所述步骤10)中，二氧化硅隔离层的厚度为40-50埃，所述多晶硅栅介质层的厚度为80-100纳米。

　　8、根据权利要求1或2所述制备方法，其特征在于：所述步骤11)中，注入的离子为磷，磷的注入剂量为4e+15/cm

　　9、根据权利要求1或2所述制备方法，其特征在于：所述步骤13)中，所述作为钝化层的二氧化硅的厚度为4000埃，所述溅铝厚度为8000埃。

　　CMOS(互补金属氧化物半导体)技术是当今集成电路的主流技术。随着器件尺寸的不断缩小，集成度呈指数增长，电路性能也不断得到改善。但是随着MOSFET器件的特征尺寸进入到深亚微米以及纳米的范围，短沟效应将对器件性能带来重要影响，与此同时传统的器件结构以及制备工艺也遇到了新的挑战。为了延续摩尔定律的有效性，新的器件结构如双栅器件，FINFET等以及其制备方法在近年被广泛研究。其中，环栅结构(GAA，GateAllAround)MOSFET在抑止短沟效应，提高电流控制等方面的优越能力，使得其是成为未来MOSFET器件结构的最有力竞争者之一。但是由于GAAMOSFET的结构相对复杂，如何顺利解决这种器件结构的制备对集成电路的发展有重要意义。

　　本发明的目的是提供一种纳米环栅MOSFET晶体管及其制备方法。本发明提供的制备纳米环栅MOSFET晶体管的方法，依次包括如下步骤：

　　4)在上述刻有背栅电极图形的隔离层之上，淀积一层牺牲侧壁介质层，并致密；

　　5)在上述牺牲侧壁介质层上光刻0.4-1.0微米的线纳米，并使该光刻线)得到的光刻线条，使该光刻线条的截面为半圆形，尺寸减小到100纳米以内；

　　8)在步骤7)所得刻有光刻线条的牺牲侧壁介质层之上，淀积无定形硅介质层，并使该无定形硅介质层转变为金属诱导多晶硅晶化介质层，得到纳米环栅MOSFET晶体管沟道区的介质层；

　　9)光刻步骤8)所得金属诱导多晶硅晶化介质层，得到纳米环栅MOSFET晶体管的沟道区；

　　10)在步骤9)所得含有沟道区的金属诱导多晶硅晶化介质层之上，生长一层二氧化硅作为隔离层，并淀积一层多晶硅栅介质层；

　　13)在多晶硅栅介质层上，依次淀积二氧化硅作为钝化层，光刻二氧化硅层得到接触孔，溅铝，得到纳米环栅MOSFET晶体管。

　　上述制备纳米环栅MOSFET晶体管的方法的步骤1)中，所用半导体衬底选自Si、Ge、SiGe或GaAs，或II-VI、III-V或IV-IV族的二元和三元化合物半导体中的任意一种或其任意组合的混合物；该半导体衬底之上的隔离层为二氧化硅；

　　步骤2)中，背栅介质层为多晶硅，厚度为4-5nm，该背栅介质层之上的隔离层为氮化硅；

　　步骤4)中，牺牲侧壁介质层为二氧化硅，厚度250-400nm，致密步骤的温度为900℃，致密时间为30分钟；

　　步骤6)中，优选用带光刻胶进行电浆预处理(descume)的方法，将步骤5)所得光刻线)中，刻蚀步骤所用刻蚀液为氢氟酸∶水的体积比为1∶50的氢氟酸水溶液；

　　步骤8)中，优选采用金属诱导多晶硅晶化工艺，将无定形硅介质层转变为金属诱导多晶硅晶化介质层；

　　步骤10)中，二氧化硅隔离层的厚度为40-50埃，多晶硅栅介质层的厚度为80-100纳米；

　　步骤13)中，作为钝化层的二氧化硅的厚度为4000埃，溅铝厚度为8000埃。

　　另外，利用上述制备方法得到的纳米环栅MOSFET晶体管，也属于本发明的保护范围。本发明提供的制备纳米环栅MOSFET晶体管的方法，将硅基nanowire场效应器件与传统的“scalingdown”加工方法相兼容，从版图的优化设计，自创ASHING精细硅基纳米弧线条技术，综合应用金属诱导多晶硅晶化(MILC)工艺和实际可行的工艺流程设计结合，实现一种基于环栅结构，具备栅电极对沟道的很强控制作用，可以达到高驱动能力，易于工艺实现，具有类芯-壳结构的场效应晶体管器件。该制备方法工艺简单，易于控制，具有较高的实用价值，有望在未来的纳米集成电路中得到应用。

　　图3为生长背栅介质层的隔离层的工艺步骤。图4为淀积牺牲侧壁介质层二氧化硅的工艺步骤。图5为牺牲侧壁介质层上光刻0.4-1.0微米线为附带光刻胶进行电浆预处理使纳米线条尺寸减小的工艺步骤。

　　图7为通过在1∶50氢氟酸溶液中的反复漂洗光刻线条的截面刻蚀为半圆形的工艺步骤。

　　本发明提供的制备纳米环栅MOSFET晶体管的方法中，所用光刻、刻蚀、电浆预处理等步骤均为标准的半导体制备工艺步骤，可参考苏州大学出版社出版的《半导体器件物理与工艺》。

　　下面结合附图对本发明提供的制备纳米环栅MOSFET晶体管的方法作进一步说明，但本发明并不限于以下实施例。

　　本发明提供的制备纳米环栅MOSFET晶体管的方法，依次包括如下步骤：1)如图1所示，在半导体衬底A上生长隔离层B；所用半导体衬底A为硅衬底，隔离层B为二氧化硅；2)在步骤1)的隔离层B之上，生长背栅介质层C，该背栅介质层C为多晶硅，厚度为300nm，如图2所示；再在该背栅介质层C之上，生长隔离层氮化硅；

　　3)光刻步骤2)得到的隔离层，得到刻有背栅电极图形的隔离层D，如图3所示；

　　，并致密；该牺牲侧壁介质层为二氧化硅，厚度为250nm，采用通干燥氧气的方法进行致密，致密温度为900℃，致密时间为30分钟；

　　5)在上述牺牲侧壁介质层上光刻0.4～1.0微米的线)用附带光刻胶进行电浆预处理(descume)的方法，将步骤5)所得光刻线纳米以内，并使该光刻线条的截面为矩形，所得光刻线)得到的光刻线

　　，使该光刻线条的截面为半圆形，尺寸减小到100纳米以内，所得光刻线所示；所用刻蚀液为氢氟酸∶水的体积比为1∶50的氢氟酸水溶液；

　　的牺牲侧壁介质层之上，淀积无定形硅介质层F，如图8所示；并采用金属诱导多晶硅晶化工艺，先在该无定形硅介质层F上淀积一层二氧化硅H，再将该无定形硅介质层F转变为金属诱导多晶硅晶化介质层G，得到纳米环栅MOSFET晶体管沟道区的介质层，如图9所示；9)光刻步骤8)所得金属诱导多晶硅晶化介质层G，得到纳米环栅MOSFET晶体管的沟道区，如图10所示；10)在步骤9)所得含有沟道区的金属诱导多晶硅晶化介质层之上，生长一层厚度为50埃的二氧化硅作为隔离层I，如图11所示，并淀积一层厚度为100纳米的多晶硅栅介质层J，如图12所示；

　　11)以步骤10)所得栅介质层J为掩膜，进行磷的离子注入，磷的注入剂量为4e+15/cm-2，注入能量为40KeV；

　　12)光刻步骤2)所得背栅介质层C，得到背栅的预刻孔，该背栅预刻孔为边长1微米的正方形；13)在多晶硅栅介质层J之上，依次淀积厚度为4000埃的二氧化硅作为钝化层，光刻二氧化硅层得到接触孔，溅铝，该铝层的厚度为8000埃，得到本发明提供的纳米环栅MOSFET晶体管。经测定，该纳米环栅MOSFET晶体管的阈值电压为0.4V。

　　《一种纳米环栅MOSFET晶体管及其制备方法.pdf》由会员分享，可在线阅读，更多相关《一种纳米环栅MOSFET晶体管及其制备方法.pdf（11页珍藏版）》请在专利查询网上搜索。

　　本发明公开了一种纳米环栅MOSFET晶体管及其制备方法。该方法依次包括如下步骤：在衬底上生长隔离层，背栅介质层及隔离层，光刻该介质层之上的隔离层，得到背栅电极的图形，淀积牺牲侧壁介质层，致密，于该层光刻100纳米以内、半圆形截面的线条，淀积无定形硅介质层，并金属诱导为多晶硅晶化介质层，得到沟道区介质层，光刻该介质层，得到沟道区，生长隔离层，淀积多晶硅栅介质层，再以该栅介质层为掩膜离子注入，光刻背栅。

　　专利查询网所有文档均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。